Kapag nagde-debug ng mga programa sa inspeksyon ng AOI, hindi tayo dapat tumutok lamang sa mga slider ng parameter sa interface ng software; dapat sabay-sabay nating kunin ang mga imahe ng NG, manu-manong re-inspeksyon na mga tala, at Solder Paste na data ng pagkakapare-pareho ng pag-print para sa parehong order ng trabaho mula sa nakaraang tatlong araw. Kung ang threshold ng liwanag ng imahe ay itinakda nang masyadong mataas, ang mga maliliit na bolang panghinang ay sasalain, habang kung ito ay itatakda nang masyadong mababa, ang texture ng PCB na substrate ay mali ang paghuhusga bilang mga bridging defect. Ang kontradiksyon na ito ay partikular na kitang-kita kapag ang JJY AOI inspection system ay nagpoproseso ng mga surface board ng OSP.
Ang setting ng minimum na lugar ng pagkilala ay dapat tumugma sa pangunahing laki ng pakete ng kasalukuyang linya ng produksyon. Halimbawa, kapag nag-aaplay ng 0.3mm² na lower limit sa 0201 resistor solder joint inspection, kung ang lens distortion coefficient ay hindi na-calibrate nang sabay-sabay, ang normal na offset solder paste edge ay huhusgahan bilang open circuit, habang ang kasalukuyang micro-short circuit ay direktang makakaligtaan dahil ang lugar nito ay bahagyang nasa ibaba ng threshold. Ang sitwasyong ito ay partikular na madaling mangyari kapag gumagamit ng 15X optical magnification na may dual-source alternating lighting.
Dapat isaayos ang parameter ng sharpness ng gilid kasabay ng presyur ng squeegee at katumpakan ng siwang ng stencil. Kapag ang koepisyent ng variation ng taas ng pag-print ng solder paste ay lumampas sa 12%, ang pagpapataas lamang ng sharpness ay magpapalakas lamang sa matulis na ingay sa gilid na dulot ng pagkasuot ng squeegee, sa halip ay mababawasan ang sensitivity ng AOI inspection sa tunay na malamig na mga joint solder. Minsan naming nalaman na ang rate ng napalampas na ulat ay biglang tumaas ng 3.7% pagkatapos lumipat sa isang bagong batch ng mga stencil, at sa wakas ay natagpuan na ang gilid ng gradient sampling na hakbang sa software ng inspeksyon ng AOI ay hindi nabayaran nang naaayon sa pagbabago ng kapal ng stencil.
Ang angle tolerance ay dapat itakda sa mga tier ayon sa uri ng device. Nagbibigay-daan ang QFP device pin coplanarity ng deviation na ±2°, ngunit ang SOIC device ay maaari lamang ibigay sa ±0.8°. Kung pare-parehong nakatakda sa ±1.5°, magdudulot ito ng pag-angat ng QFP pin na dapat mag-trigger ng alarm para makatakas sa detection, habang sobrang sensitibo sa bahagyang pag-flip ng mga SOIC pin. Ang dalas ng naturang mga maling paghuhusga ay tumataas nang malaki kapag ang reflow oven temperature zone ay nagbabago ng ±3 ℃.
Pagkatapos ng bawat pagbabago ng parameter, dapat na patakbuhin ang buong real-board na pag-verify para sa dalawang karaniwang shift. Hindi lamang natin maaaring tingnan ang unang artikulong OK rate, ngunit dapat nating bilangin ang bilang ng mga katulad na depekto na nakuha sa 200 magkakasunod na board at ang consistency rate na may manu-manong muling inspeksyon, lalo na ang pagbibigay-pansin sa mga nakatagong panganib tulad ng BGA bottom bridging na hindi masusuri. Dahil ang JJY AOI inspeksyon ay umaasa sa X-ray fusion na mga imahe, kung ang X-ray tube voltage calibration file ay hindi naa-update nang sabay-sabay, gaano man kahusay ang mga visual na parameter, hindi nila mapipigilan ang panganib ng mga napalampas na ulat ng pinagbabatayan na cold solder joints.
