6개 이상의 레이어로 구성된 고밀도 PCB 스택의 솔더링을 처리할 때, 상단 레이어 BGA와 하단 레이어 QFN이 동일한 솔더 페이스트를 사용하는 경우 하단 레이어 솔더 조인트는 리플로우 프로세스 중에 2차 리플로우가 발생하기 쉽고 결과적으로 솔더 볼이 증가하고 브리징 속도가 높아진다는 사실을 발견했습니다. 근본 원인은 적층된 솔더 페이스트의 융점 설계가 효과적인 온도 차이 구배를 형성하지 않는다는 것입니다. In 실제 생산 라인에서는 메인 솔더 페이스트의 최고 온도가 적층된 솔더 페이스트의 최고 온도보다 최소 25°C 더 높고 액상 온도 차이가 15°C 이상인지 확인해야 합니다. 그렇지 않으면 안정적인 단계적 응고를 얻을 수 없습니다.

스퀴지 압력과 인쇄 속도는 동시에 조정되어야 합니다. 고점도 적층 솔더 페이스트(예: 450Pa·s)를 사용할 때 기존의 75N 스퀴지 압력과 40mm/s 인쇄 속도를 계속 사용한다면 특히 0.3mm 피치 BGA 하단의 스텐실 애퍼처에 대해 솔더 페이스트 충전이 충분하지 않게 됩니다. In 이 경우, 압력은 55N으로 감소하고 속도는 55mm/s로 증가해야 하며, 동시에 25°C 및 45%RH 습도 제어에서 일정한 온도 작업장을 유지하여 적층된 솔더 페이스트의 요변성 지수를 4.8~5.2 범위에서 안정적으로 유지해야 합니다.

플럭스 활동 수준은 PCB 표면 마감과 엄격하게 일치해야 합니다. RMA 등급 적층 솔더 페이스트를 ENIG 보드에 실수로 사용한 경우 리플로우 후 솔더 조인트를 감싸는 검은색 잔류물이 나타나는 경우가 많습니다. OSP 보드에 활성이 높은 R ​​등급 솔더 페이스트를 사용하면 구리 표면이 쉽게 부식됩니다. 우리의 테스트에서는 다층 스택 구조의 경우 약한 유기산 시스템과 할로겐 함량이 300ppm 이하인 스택 솔더 페이스트에 우선순위를 두어야 한다는 사실이 밝혀졌습니다. 이온 크로마토그래피 테스트 결과 Cl? 피크는 0.5μg/cm2 미만으로 습윤 요구 사항을 충족할 수 있으며 층간 간격에 전기화학적 이동 채널을 형성하지 않습니다.

스텐실 두께와 구멍 크기는 별개의 매개변수가 아닙니다. 스택된 솔더 페이스트의 금속 함량이 89.5%로 설정된 경우 스텐실이 여전히 120μm 두께 + 1:1.2 조리개 비율을 사용하는 경우 인쇄 후 볼륨 편차는 ±18%로 확장됩니다. 단일 지점 솔더 양을 1.8±0.15mg으로 안정화하려면 스텐실을 100μm로 얇게 만들고 1:1.05 조리개로 변경해야 합니다. 이 데이터는 3개월 연속 12개 생산 라인에 대한 SPC 통계에서 나온 것이며 Cpk 값은 0.93에서 1.41로 증가했습니다.

리플로우 오븐 체인 속도와 질소 산소 함량은 조화로운 방식으로 제어되어야 합니다. 적층된 솔더 페이스트가 산소 농도가 200ppm보다 큰 환경에서 리플로우되면 솔더 조인트 표면의 산화막 두께가 3배 이상 증가합니다. In 이 경우 피크 온도를 높여도 젖음 각도가 향상되지 않습니다. 질소 순도는 산소 함량이 50ppm 이하인 상태에서 99.995%로 안정적으로 제어되어야 하며, 체인 속도를 12% 줄여 액체 시간 창을 확장해야 하며, 적층된 솔더 페이스트가 공정 창인 65~90초 동안 용융 상태를 유지하도록 보장해야 합니다.