In 실제 생산 라인인 주석-비스무트 솔더 페이스트는 주로 COG 액정 드라이버 칩, LED 플렉서블 스트립, MEMS 센서가 장착된 웨어러블 모듈, 다층 세라믹 커패시터(X7R/X5R) 등 열에 민감한 장치에 사용됩니다. 이러한 장치의 플라스틱 패키지의 유리 전이 온도는 일반적으로 150°C 미만입니다. 기존의 217°C 리플로우 솔더링을 사용하면 본체 기포, 핀 산화 또는 기판 변형이 쉽게 발생할 수 있습니다. 138°C의 공융 용융점과 좁은 용융 범위 범위를 통해 주석-비스무트 솔더 페이스트는 질소 분위기에서 안정적인 습윤성을 달성할 수 있습니다. 그러나 전제 조건은 스텐실 조리개를 원래 패드 크기의 0.85배로 설계하고 30μm 미만의 입자 크기를 갖는 솔더 페이스트와 함께 사용해야 한다는 것입니다. 그렇지 않으면 인쇄 이형 불량률이 12% 이상으로 급격히 증가합니다.

우리는 대형 QFN48 패키지에서 저온 솔더 페이스트의 냉간 솔더 조인트 문제가 특히 두드러진다는 것을 발견했습니다. 근본 원인은 장치 하단의 대면적 구리 호일이 열을 너무 빨리 흡수하여 국지적 최고 온도가 주변의 작은 패드보다 8°C 이상 뒤처지기 때문입니다. 이 시점에서 주석-비스무트 솔더 페이스트는 이미 응고되기 시작했으며 2차 리플로우 보상을 완료할 수 없습니다. 해결책은 단순히 퍼니스 온도를 높이는 것이 아니라 이 영역에 해당하는 퍼니스 체인 속도를 15% 줄이고 예열 영역의 체류 시간을 늘려 PCB의 전체 열 균형을 ±2.5°C 이내로 개선하는 것입니다. 그렇지 않으면 활동성이 높은 RMA 플럭스를 사용해도 보이드율을 향상시킬 수 없습니다.

솔더 페이스트의 신뢰성 단점은 -40°C ~ 125°C 온도 사이클 테스트에 집중되어 있습니다. 200사이클 후에 주석-비스무트 합금 상은 명백한 결정립계 미끄러짐을 나타내며 솔더 접합 전단 강도는 37% 감소합니다. 동일한 조건에서 SAC305는 여전히 초기값의 82%를 유지합니다. 더 문제가 되는 것은 주석-비스무트 솔더 페이스트가 PCB 표면 처리에 매우 민감하다는 것입니다. OSP 필름 두께가 0.3μm 미만이거나 ENIG 니켈층 두께 변동이 ±0.05μm를 초과하면 계면 IMC의 불연속적인 성장이 유발되어 냉납 접합 환상이 발생합니다. 이러한 유형의 결함은 AOI 검사에서는 거의 인식할 수 없으며 X선 단층 촬영으로 찾아야 합니다.

생산 라인 검증에서는 주석-비스무트 솔더 페이스트가 양면 혼합 조립 보드에서 심각한 호환성 위험을 갖고 있음을 보여줍니다. A면이 저온 솔더 페이스트를 사용하여 FPC 커넥터를 납땜하고 B면이 SAC305를 사용하여 주 제어 SOC를 납땜하는 경우, 용광로를 두 번째로 통과하면 A면 납땜 접합부가 용융-응고 과정을 반복적으로 겪게 되어 Bi 요소 분리가 강화되고 부서지기 쉬운 비스무트가 풍부한 상이 형성됩니다. In 특정 의료용 모니터 프로젝트에서는 이 문제로 인해 176개의 메인보드를 일괄적으로 재작업해야 했습니다. 최종 해결책은 B면을 단계적 리플로우 프로세스로 변경하고 솔더 페이스트 인쇄 두께를 120μm에서 95μm로 줄여 재용해 시간 창을 단축하는 것이었습니다.

현재 솔더 페이스트와 호환 가능하다고 주장하는 모든 스텐실 공급업체는 레이저 절단 후 미크론 수준의 버 제어 표준을 공개하지 않았습니다. In 실제 생산에서 0.03mm 이상의 버는 솔더 페이스트 입자의 Bi-Sn 금속간 화합물을 직접 긁어 인쇄 가장자리에 들쭉날쭉한 끌림을 유발합니다. 이러한 유형의 결함은 0402 저항기 납땜 후 일방적인 습윤이 불충분한 것으로 나타나지만 모든 기능 테스트를 통과했습니다. 전체 기계가 HALT 테스트를 거쳐야 비로소 간헐적인 개방 회로로 집중적으로 노출됩니다. 따라서 솔더 페이스트 적용은 특정 스텐실 제조업체의 실제 측정 데이터에 대한 폐쇄 루프 검증과 분리되어서는 안 됩니다.